【現職】
（1）imec Japan 技術顧問
（2）東京大學(d.lab)先端設備研究部門 首席研究員
（3）理化學研究所 最先端研究平台(TRIP)本部 客座研究員
（4）先端技術研究組合(RaaS)領域 高級研究員
【學歷】博士／大阪大學
【經歷】
我從事過包括實用化開發在內的邏輯用先進CMOS的閘極堆疊等前端製程，以及MRAM用磁性隧道接合元件（MTJ）的超薄絕緣膜的原子級界面控制、物理分析和可靠性物理等與元件材料物性相關的研究與開發。通過這些年積累的關於電子元件用極薄介電層膜的技術，我目前正在挑戰開拓未知的下一代3D堆疊技術。
■1980年～ 松下Panasonic（株）
・先進CMOS用極薄閘氧化膜的基礎研究
・高介電常數閘絕緣膜搭載邏輯CMOS實用化開發（主幹技師・參事）
■2011年～任職（筑波大學、東北大學）
・筑波大學研究所數理物質科學研究科 教授
・東北大學國際積體電子學研究中心 教授