～透過異種功能元件晶片積體化實現系統層級的高性能化、多功能化～

半導體製造的前段到後段配線技術的層級橫跨視角  
目前為止，異種元件晶片積體化過程開發的演變  
異種元件晶片3D積體的主要過程

在美國"CHIPS for America"計劃下，除了支持TSMC、Samsung的巨型製程廠（mega fab）引進，還有支持Intel、Micron的生產增強，並且通過"National Advanced Packaging Manufacturing Program"加強封裝製程的國內生產回流與開發強化。SK Hynix於2024年4月宣布，將在印第安納州建設AI主導的HBM先進封裝生產基地。  
隨著AI在各行各業的滲透，對其的認知深化，正創造新的資訊服務市場；同時，在向循環經濟過渡的社會結構變化下，電子設備和能源設備的低功耗化已經勢在必行。這個渴求的市場不僅要求通過先進微細化技術提升晶片層級的性能，還要求通過封裝技術的高品質化提升系統層級模組的性能，而推動先進封裝技術的普及化正創造出基於非先進元件的新市場。
本課題將圍繞半導體晶片的3D積體化技術，對開發進程進行整理，並探討先進封裝的現狀與未來展望。

一、前言  
1-1 半導體封裝的角色變化  
1-2 最近的半導體元件開發動向  
1-3 中間領域技術的進展與價值創造  
1-4 中間領域技術對半導體元件性能的提升  
1-5 中間領域技術對系統層級性能的提升  
1-6 中間領域技術的擴展應用  

二、3D積體化製程
2-1 TSV回顧 (BSPDN過程的起源)  
2-2 Wafer level hybrid bonding (CIS, NAND Flash的市場滲透)  
2-3 Logic-on-Memory Stacked chip SoC 
．RDL 
．Micro bumping 
．Mass reflow CoC的起源 
2-4 2.5D (從Si interposer導入到HBM-Processor integration) 
2-5 Si bridge的導入
2-6 CoW hybrid bonding的挑戰
2-7 從3D到3.5D chiplet integration
2-8 RDL的微細化

三、Fan-Out型封裝
3-1 FOWLP開發至市場滲透的25年
3-2 材料
．擴展過程選擇
．Chip.First × Face.Up
．Low modulus mold
．Adaptive patterning
3-3 3D Fan-Out integration的普及推進 (InFO-POP的功罪與TMV製程的成本降低)
3-4 Panel Level Process (現狀與過程高品質化的挑戰)
3-5 在功率元件上的應用

四、未來開發動向
4-1 Co-Packaged Optics的話題
4-2 Glass interposer/substrate的話題與TGV製程的挑戰
4-3 功率元件的散熱問題與FOWLP化的話題
4-4 先進封裝的市場概況